在旧金山举行的 Advancing AI 2026 大会上，AMD 董事长兼 CEO 苏姿丰公布了下一代 AI 加速器 Instinct MI455X 的更多信息。
Instinct MI455X GPU 拥有 3200 亿个晶体管，采用先进的封装技术。其设计包含四个加速器复合芯粒 (XCD)，通过混合键合技术堆叠在 Fabric 与缓存芯粒 (FCD) 之上。两个 FCD 均采用台积电的 CoWoS-L 技术封装，并连接六个 HBM4 堆栈和两个 I/O Die。
AMD 在 XCD 上采用了台积电最新的 2N GAA 工艺，以优化功耗和性能，而 FCD 和 I/O Die 部分则使用台积电的 N3P 工艺制造。
CDNA 5 架构引入了新的术语，将加速器复杂芯片 (Accelerator Complex Die) 的基本构建单元称为“工作组处理器”(Work Group Processor)，取代了之前的“计算单元”(Compute Unit)。MI455X 的 WGP 数量与前代 MI355X 保持一致，为 256 个。架构的一个重要变化是将波前 (wavefront) 宽度从 64 位调整为 32 位，旨在改善指令延迟、降低寄存器压力，并增强与不同 AI tensor tile 交互的灵活性。
CDNA 5 的片上缓存层级也进行了重构，取消了前代的无限缓存，转而为每个 FCD 配置 96MB 的共享 L2 缓存，总计 192MB。
在计算性能方面，MI455X 的理论峰值算力显著提升。其 OCP MXFP4 性能可达 40.26 PFLOPS，理论上是前代 MI355X 的四倍。与英伟达 Rubin 对比，MI455X 的 FP32 性能为 315 TFLOPS，在某些场景下优于英伟达的 Rubin。AMD 还提升了超越数学单元的吞吐量，比 CDNA 4 翻倍，以加速 softmax 等关键 AI 函数。
MI455X 配备了 12 堆栈 HBM4，提供 432GB 的总容量和 23.3 TB/s 的带宽。这超过了英伟达 Rubin GPU 的初始规格，后者为 288GB HBM4 和最高 22 TB/s 带宽。在 72 个 MI455X GPU 组成的 Helios 机架规模下，AMD 方案可聚合 31.1 TB 的显存，比英伟达 Vera Rubin 的 20.7 TB 总容量高出 50%。
全新的 Helios 机架级架构首次实现了将 72 个 MI455X GPU 的显存整合为一个统一的相干域，这是 AMD 针对英伟达 NVL72 的重要举措。结合 CDNA 5 中优化的张量数据搬运单元和新增的多播读取支持，AMD 重点提升了芯片的数据移动效率。
